最新技術を体験！図研がSEMICON Japan 2024で半導体ソリューションを提案

図研がSEMICON Japan 2024で半導体開発の新しいソリューションを提案

株式会社図研は、2024年12月11日から13日まで東京ビッグサイトで開催されるSEMICON Japan 2024に出展します。本展示会では、3D-ICやチップレットなどの先端半導体パッケージ設計、さらには半導体製造装置開発を支援するさまざまなソリューションを紹介します。

チップレットと3D-ICの設計支援

図研は今回、特に新設された「ADIS（Advanced Design Innovation Summit）」ゾーンに出展し、業界のトッププレイヤーであるSynopsys社やAnsys社と協力して、次世代半導体開発を支援する設計ソリューションを展示します。この展示では、半導体開発の新たな潮流に対応するための最高水準の技術を紹介し、エンジニアたちの期待に応えていく姿勢を打ち出しています。

近年の半導体開発は、製造コストや配線の微細化の技術的限界などの課題から、モノリシックなSoCからチップレットや3D-ICという新しい形態への移行が進んでいます。この新しい技術は、より性能の高い半導体を求める自動車業界などにとって重要な手段となることでしょう。

チップレットを活かすためには

とはいえ、チップレットおよび3D-ICの開発には高度な設計と解析環境が不可欠です。特に、チップ間やインターポーザ、さらにはパッケージまでを考慮したシステム全体での最適化が求められています。そこで、図研はこのニーズに応えるため、Synopsys社とAnsys社と連携し、新たな3D-IC設計と解析のための包括的な開発環境を提供すべく努力しているのです。

具体的には、Synopsys社による業界標準の3DIC Compilerと、図研のCR-8000 Design Forceをシームレスに連携させることで、チップレット設計が可能なフローをサポートし、より効率的な開発を実現します。さらに、Ansys社の解析ソリューションを統合することで、先端半導体パッケージ設計に必須の条件を満たした開発環境を築くことを目指しています。

セミナーとパネルディスカッション

展示会期間中、図研のブースではチップレットや3D-IC、先端半導体パッケージ設計に関連するセミナーも実施予定です。12月12日(木)の12時30分から14時10分には、ADIS内で「EDAベンダが語る」設計現場の最前線というテーマでパネルディスカッションが行われ、図研の専務執行役員である仮屋和浩がパネリストとして参加します。技術の最前線を体感できる貴重な機会となるでしょう。