ケイデンスとTSMC、AI技術と3D-IC設計の未来を築く

テクノロジーの進化の速度が加速する中、ケイデンスとTSMCが共同で、AIおよび3D-ICチップ設計に関する革新を進めています。この提携によって、設計からシリコンまでのプロセスが大幅に短縮され、先端技術を用いた製品開発のスピードが向上する見込みです。特に、TSMCの最新プロセステクノロジーであるA16およびN2Pに合わせたデザインソリューションが承認され、これまでにないレベルの設計効率が実現されることが期待されています。

認証された設計フローとシリコン実証済みのIP

ケイデンスは、長年にわたるTSMCとの協力関係の中で、安定した設計フローと高品質なIP（知的財産）を提供しています。これにより、3D-ICの開発を行う企業に対して、必要なリソースを効率的に整えることが可能となり、特にAI主導の設計プロセスにおいてその利便性を発揮します。N2PやA16テクノロジー向けに認められた設計ツールは、デジタルデザインの効率を飛躍的に向上させる役割を果たします。

AIチップ設計の新たな未来

ケイデンスは、TSMCと連携することで、AIチップ設計における新たなイノベーションをリードしています。具体的には、メモリIPやデジタル、アナログ設計のソリューションを用いて、次世代のチップ設計に必要不可欠な技術支援を行っています。また、新たに発表されたTSMC N3Cテクノロジーの認証を受けた設計ソリューションは、この協力関係をさらに強化し、利用可能なリソースを拡大していく方針です。

自動車産業への対応

自動運転技術やADAS（先進運転支援システム）など、次世代の自動車技術には、より高性能なシリコンが求められています。ケイデンスは、TSMC N5AおよびN3Aプロセス向けに特化したIPを活用し、自動車産業の進化を加速させる役割を担っています。新たに導入された高性能設計IPは、車載用アプリケーションに最適化されており、通信速度やデータ処理能力が飛躍的に向上しています。

3DFabricソリューション

3D-IC設計に関連する革新も重要なテーマです。ケイデンスは、TSMC 3DFabric®に関する包括的な設計ソリューションを提供する数少ないプロバイダーの一つとして、新たな技術基盤を敷いています。このソリューションには、ユニバーサルチップレットエクスプレス（UCIe）を利用した新たなHBM（高帯域幅メモリ）にも対応しており、これにより将来の設計プロセスにおける柔軟性が高まります。

ケイデンスの今後と展望

ケイデンスは、More-than-Moore Technologyを推進し、スケーリング技術の限界を超える挑戦を続けています。新しいVirtuoso® Studioを利用したアナログ設計のサポートや、クラウドベースの設計ソリューションは、次世代の設計効率化を実現します。このように、ケイデンスは技術革新を通じて、顧客に対する価値提供を最大限に引き出すことを目指します。

ケイデンスのChin-Chi Teng副社長は、TSMCとのパートナーシップが顧客への価値提供において非常に重要であると強調し、設計者がAI基盤のインフラやパッケージングにおいて最高のソリューションを手に入れられることを約束しました。また、TSMCのLipen Yuan氏は、ケイデンスのようなパートナーとの連携が半導体業界の進化に不可欠であると述べ、両社の協力が市場に新たな波をもたらすことを期待しています。

両社の取り組みは、先端技術の普及を加速するだけでなく、業界全体のシナジーを生み出す原動力となるでしょう。

会社情報