AIテクノロジーと高度なパッケージ設計を実現するケイデンスの新ポートフォリオ

ケイデンスの設計IPポートフォリオ拡充

2025年4月29日、米国カリフォルニア州に本社を構えるケイデンス・デザイン・システムズ社は、インテル18A及び18A-Pテクノロジーに向けた最適化設計IPポートフォリオを大幅に拡充することを発表しました。この新しいポートフォリオは、AIを中心とした多様なアプリケーションに対応し、業界の最前線でイノベーションを先導しています。

新たなAI主導のソリューションの誕生

ケイデンスでは、インテル18A PDK（プロセスデザインキット）に基づく最新のデジタルおよびアナログ・カスタムEDAソリューションが認定され、最適化された性能と電力効率（PPA）を実現しています。これにより、顧客は高性能な電力効率を活かした設計を行うことが可能です。

特に注目すべきは、インテルの革新的なトランジスタ技術「RibbonFET GAA」と、次世代的な電源供給ネットワーク「PowerVia BSPDN」に基づく設計です。これにより、ケイデンスはインテルとの密接な協力を通じて、業界のニーズに即した製品開発を進めています。さらに、最新機能にはAIファクトリーのアクセラレータ・ネットワークや、DDR5対応技術が含まれており、今後の利用が期待されています。

包括的なIPオプションの提供

新たに追加されたデザインIPは、AI/MLやHPCに特化した幅広いオプションを提供し、顧客はこれを活用することで、モビリティや先端技術への対応が可能となります。特に、「Universal Chiplet Interconnect Express (UCIe)」や「Ultra Ethernet」などの最新規格への対応は、今後の進化における大きな柱となるでしょう。

この拡充されたポートフォリオには、すでにインテル18Aテクノロジーで利用可能な設計IPも含まれ、112G Extended Long-Reach SerDesやPCIe 6.0により、ロバストな性能と高速なデータ伝送を実現しています。これにより、顧客は次世代システムインパッケージ（SiP）の統合も意識した設計が可能となります。

これらの技術進化は、単に性能を向上させるだけでなく、設計サイクルの短縮にも寄与し、業界全体での迅速な市場投入を実現するステップとなります。

業界への影響と今後の展望

今回の発表により、ケイデンスはIntel Foundry社との協力を一層強化しています。新たなテクノロジーやノード向けの共同最適化への取り組みが進む中で、両社は高性能なAI/MLアプリケーション向けのソリューションをさらに充実させていく計画です。また、Intel Foundry Chiplet Allianceに加わることで、相互運用可能でセキュアなチップレットソリューションの展開を図り、顧客のニーズに応える体制を整えていく考えです。

ケイデンスのエコシステムの進化とともに、インテルの革新性が加わった新たな設計手法が業界に与える影響は計り知れません。両社の協業は、未来のAIファクトリータイプのプラットフォームやコンピューティングニーズに基づいた設計ソリューションの開発を加速させるでしょう。今後も、この新しいポートフォリオが生み出すソリューションに注目が集まります。

会社情報