DesignCon 2025でアンリツが最新PCI-Express技術を披露

DesignCon 2025での革新技術の展示

2025年1月29日から30日間、米国サンタクララで行われたDesignCon 2025イベントにおいて、アンリツ株式会社がPCI-Express® 6.0および7.0に関する最新の信号品質評価ソリューションを発表しました。このイベントでは、シノプシス社やテレダイン・レクロイ社、テクトロニクス社と連携し、PCIe 6.0/7.0の可能性を探るデモンストレーションが行われました。

PCIe 7.0の革新技術

特に焦点を当てたのは、PCIe 7.0の初期検証用テストソリューションです。シノプシス社およびテクトロニクス社との共同プロジェクトでは、アンリツのシグナルクオリティアナライザMP1900A BERTを使用し、64 Gbaud PAM4信号を長距離チャネルを介して送信しました。この実験によって、シノプシス社のPCIe 7.0 PHY IP受信機との相互作用が実現され、128 GT/sにおけるSNDR測定や波形解析を通じて信号送信のテストが行われました。これにより、PCIe 7.0対応チップの開発が円滑に進むための環境が整いました。

PCIe 6.0の差動スキュー評価

さらに、アンリツはテレダイン・レクロイ社との提携により、PCIe 6.0における差動スキューの影響を検証する手法も紹介しました。PAM4信号においては、その振幅が大幅に低下し、マージン感度が増すため、特定のISIチャネルを通過することで信号が劣化する可能性があります。アンリツは、2つのPAM4 PPG MU196020Aユニットとチャネル同期機能を駆使し、P-Nスキューを挿入する新たな提案を行いました。

参加企業の取り組み

各パートナーであるシノプシス社、テレダイン・レクロイ社、テクトロニクス社は、最先端のテクノロジーを駆使したデモで来場者を魅了しました。

シノプシス社では224GイーサネットIPやPCIe 6.0/7.0 IPの相互運用性を披露し、SoC設計向けの高品質な半導体IPソリューションの必要性を訴えました。またテレダイン・レクロイ社は、PCIe 6.0およびUSB4の統合テストソリューションを展示し、カラーやプロトコルに関するデバッグ技術の向上を目指しています。

テクトロニクス社においては、統合されたDDR5 DRAM Tx/Rxテストワークフローの紹介や、PCIe 6.0/7.0の検証における新しい方法論を展覧し、エンジニアにとっての新たなツールを提供しました。