ケイデンスがTSMCとのパートナーシップを強化しAI半導体設計を加速

ケイデンスとTSMCの協業拡大

2026年4月22日、ケイデンス（本社：米国カリフォルニア州サンノゼ市）は、TSMCとの長年にわたるパートナーシップを拡大すると発表しました。この提携は、AI主導の半導体イノベーションの加速を目的としており、産業における広範な影響が期待されています。

エージェント型AIの導入

ケイデンスは新たに「エージェント対応」（agent-ready）というデジタルおよびアナログ設計フローを開発しました。この設計フローは、目標指向型のPPA（Performance, Power, Area）や信頼性、生産性の最適化を行うことが可能で、AI技術を活用して設計の効率を高めます。

この新しいフローの導入により、設計の反復作業を削減し、テープアウトまでの時間を短縮することができます。両社が協力して提供するTSMCのプロセス技術、特に3nmおよび2nmの技術に対する実績は、協業の価値を裏付けるものです。

設計フローの詳細

ケイデンスの新しい設計フローは、TSMCのN3、N2、A16™、A14といった各種プロセス技術に対応したエンドツーエンドの設計基盤を提供します。このフローは、設計技術協調最適化（DTCO）を重視し、顧客がより高い確信を持ってシリコン到達までの時間を短縮できるよう支援します。また、豊富なIPポートフォリオも提供され、デジタルおよびアナログ設計の両方をサポートしています。

TSMCのコメント

Aveek Sarkar氏（TSMC Ecosystem and Alliance Management Divisionのディレクター）は、「AIコンピュートワークロードの増大に伴い、エネルギー効率の高いシリコン技術への要求が高まっている」と述べ、ケイデンスとの協業を通じて、最新のプロセス技術を顧客が自信を持って利用できるようになると語っています。

その他の協業内容

加えて、ケイデンスは3D-ICおよびヘテロジニアス統合向けに、Cadence Integrity™ 3D-IC Platformを活用し、シリコンフォトニクス対応の設計手法を提供しています。さらに、熱・電源・電磁解析の領域でも強化が図られ、設計全体の信頼性が向上します。

NVIDIA及びArmの反応

NVIDIA社のTim Costa氏は、次世代AIシリコンの複雑性が増す中で、加速計算とエージェント型AIを統合する新たなデザインアプローチの必要性を強調しています。また、Arm社のEddie Ramirez氏も、AIおよびHPCワークロードの拡大にともない、先端プロセスノードへの高効率コンピュートプラットフォームの需要が高まっていると述べています。